博客
关于我
强烈建议你试试无所不能的chatGPT,快点击我
可综合风格的VerilogHDL模块实例
阅读量:5740 次
发布时间:2019-06-18

本文共 401 字,大约阅读时间需要 1 分钟。

1、赋值语句:assign{cout,sum}=a+b+cin;

2、利用电平敏感的always块设计组合逻辑电路

3、always块中如果含有局部变量,就必须在begin后加模块名,是必须加,同样的task中也是要这样。

4、3-8译码器  assign out=1'b1<<in;//经典

5、assign cout=(&out)&cin;//表示当out的所有位都为1时,并且进位cin也为1时,cout才为1。

6、复位和置位是分为:异步和同步两种。

  异步即:@(posedge clk or negedge rst)

  同步即:@(posedge clk)  

        if(!rst)  begin  end

        else  begin  end 

        

 

转载于:https://www.cnblogs.com/qidaiymm/p/4903042.html

你可能感兴趣的文章
php 设计模式
查看>>
后端技术精选 - 收藏集 - 掘金
查看>>
Laravel 服务容器
查看>>
mac安装kubernetes并运行echoserver
查看>>
多页架构的前后端分离方案(webpack+express)
查看>>
算法(第4版) Chapter 1
查看>>
前端技术选型的遗憾和经验教训
查看>>
“亲切照料”下的领域驱动设计
查看>>
SRE工程师到底是做什么的?
查看>>
解读:Red Hat为什么收购Ansible
查看>>
PHP json_encode() 函数介绍
查看>>
js动态设置元素高度
查看>>
Ossim下的安全合规管理
查看>>
DelphiWebMVC框架下BPL热部署实现
查看>>
C++与MySQL的冲突
查看>>
siki学习之观察者模式笔记
查看>>
单元测试
查看>>
spring.net 继承
查看>>
ES6:模块简单解释
查看>>
JavaScript indexOf() 方法
查看>>